이하영
이하영
소속
아주대학교 (지능형반도체전공)
AI요약
아주대학교 지능형반도체공학과 이하영 조교수는 반도체 테스트 및 수리, AI 가속기 신뢰성 향상을 위한 핵심 기술 개발에 주력하고 있습니다. 특히, Built-In Self-Test (BIST) 및 Built-In Self-Repair (BISR) 아키텍처, 효율적인 리던던시 분석 기술, 고성능 메모리 테스트 기법 등 차세대 반도체 시스템의 안정성과 효율성을 극대화하는 연구를 활발히 수행하고 있습니다. 이하영 조교수의 선도적인 연구는 미래 반도체 산업의 발전에 크게 기여하고 있습니다.
기본 정보
| 연구자 프로필 |  |
| 연구자 명 | 이하영 |
| 직책 | 조교수 |
| 이메일 | hyleee@ajou.ac.kr |
| 재직 상태 | 재직 중 |
| 소속 | 아주대학교 |
| 부서 학과 | 지능형반도체전공 |
| 사무실 번호 | 2530 |
| 연구실 | Smart & Reliable SoC Lab. |
| 연구실 홈페이지 | https://sites.google.com/ajou.ac.kr/srsc-lab |
| 홈페이지 | https://sites.google.com/ajou.ac.kr/srsc-lab/member?authuser=0 |
경력정보
| 회사명 | 아주대학교 |
| 재직기간 | 재직 중 |
| 담당업무 | 지능형반도체공학과 조교수 |
중요 키워드
#내장형여분분석#ECC#칩테스트#불량분석#자체복구기술#TSV복구#메모리복구#DFT#AI가속기테스트#디지털시스템설계#신뢰성향상#DRAM신뢰성#GPU기반분석#반도체수율#SoC테스트
주요 연구 내용
| 연구 내용 | [연구 분야] 핵심 분야: 디지털 시스템 설계, SoC 테스트, 테스트 용이성 설계(DFT) 세부 분야: 메모리 복구 및 내장형 여분 분석(BIRA), AI 가속기 자체 테스트 및 복구, DRAM 신뢰성 향상을 위한 ECC 아키텍처, TSV(Through-Silicon Via) 복구, GPU 기반 여분 분석 [대표 연구 내용] 고성능 및 고신뢰성 반도체 칩의 수요가 증가함에 따라, 복잡한 시스템온칩(SoC)과 메모리 장치의 효율적인 테스트 및 불량 복구 기술이 핵심 과제로 부상하고 있습니다. 이하영 교수는 이러한 문제를 해결하기 위해 디지털 시스템 설계 및 테스트 용이성 설계(DFT) 분야에서 선도적인 연구를 수행하고 있습니다. 특히, 메모리 복구를 위한 내장형 여분 분석(BIRA) 기술과 AI 가속기의 자체 테스트 및 자체 복구(STRAIT) 기술은 불량 발생 시 칩의 수율을 향상시키고, 시스템의 안정성을 극대화합니다. 또한, DRAM의 높은 신뢰성을 위한 ECC 아키텍처와 TSV 복구 기술, GPU 기반 여분 분석 기술은 차세대 고집적 반도체의 생산 비용을 절감하고 성능을 최적화하는 데 기여합니다. 이러한 연구는 반도체 제조 공정의 효율성을 높이고, 인공지능, 고성능 컴퓨팅 등 다양한 응용 분야에서 신뢰성 있는 반도체 솔루션을 제공함으로써 산업 전반에 걸쳐 높은 사업적 가치를 창출할 것으로 기대됩니다. |
보유 기술 로딩 중...